EDA實訓心得體會

時間：2022-10-05 22:08:11 心得體會我要投稿

相關推薦

EDA實訓心得體會范文五篇推薦

　　篇一：EDA實訓心得

EDA實訓心得體會范文五篇推薦

　　短暫的一周實訓已經(jīng)過去了，對于我來說這一周的實訓賦予了我太多實用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實際動手能力，下面談一下就這一周實訓中我自己的一些心得體會。一周的實訓已經(jīng)過去了，我們在老師提供的實踐平臺上通過自己的實踐學到了很多課本上學不到的寶貴東西，熟悉了對Quartus Ⅱ軟件的一般項目的操作和學到了處理簡單問題的基本方法，更重要的是掌握了VHDL語言的基本設計思路和方法，我想這些會對我今后的學習起到很大的助推作用。此外，還要在今后的課本理論知識學習過程中要一步一個腳印的扎實學習，靈活的掌握和運用專業(yè)理論知識這樣才能在以后出去工作的實踐過程中有所成果。

　　最后還要感謝學校為我們提供這樣專業(yè)的實踐平臺還有甕老師在一周實訓以來的不斷指導和同學的熱情幫助�？偟膩碚f，這次實訓我收獲很大。

　　同時，感謝大專兩年來所有的老師，是你們?yōu)槲医饣笫軜I(yè)，不僅教授我專業(yè)知識，更教會我做人的道理。

　　這次EDA實訓讓我感覺收獲頗多，在這一周的實訓中我們不僅鞏固了以前學過的知識，而且還學到了怎樣運用ＥＤＡ設計三種波形的整個過程和思路，更加強了我們動手能力，同時也提高了我們的思考能力的鍛煉，我們在寫程序的同時還要學會要改程序，根據(jù)錯誤的地方去修改程序。

　　本文基于Verilog HDL的乒乓球游戲機設計，利用Verilog HDL語言編寫程序?qū)崿F(xiàn)其波形數(shù)據(jù)功能在分析了CPLD技術的基礎上，利用CPLD開發(fā)工具對電路進行了設計和仿真，從分離器件到系統(tǒng)的分布，每一步都經(jīng)過嚴格的波形仿真，以確保功能正常。

　　從整體上看來，實訓課題的內(nèi)容實現(xiàn)的功能都能實現(xiàn)，但也存在著不足和需要進一步改進的地方，

　　為我今后的學習和工作奠下了堅實的基礎。通過此次的實訓課題，掌握了制作乒乓球游戲機技術的原理及設計要領，學習并掌握了可編程邏輯電路的設計，掌握了軟件、CPLD元件的應用，受益匪淺，非常感謝甕老師這一學期來的指導與教誨，感謝老師在學習上給予的指導，老師平常的工作也很忙，但是在我們學習的過程中，重來沒有耽擱過，我們遇到問題問他，他重來都是很有耐心，不管問的學生有多少，他都細心的為每個學生講解，學生們遇到的不能解決的，他都配合同學極力解決。最后祝愿甕老師身體健康，全家幸福。

　　通過這次課程設計，我進一步熟悉了Verilog HDL語言的結(jié)構(gòu)，語言規(guī)則和語言類型。對編程軟件的界面及操作有了更好的熟悉。在編程過程中，我們雖然碰到了很多困難和問題,到最后還是靠自己的努力與堅持獨立的完成了任務。當遇到了自己無法解決的困難與問題的時候，要有耐心，要學會一步步的去找問題的根源，才能解決問題，還請教老師給予指導和幫助。這次實訓給我最深的印象就是擴大自己的知識面，知道要培養(yǎng)哪些技能對我們的專業(yè)很重要。通過這次課程設計，培養(yǎng)了我們共同合作的能力。但是此次設計中參考了其他程序段實際思想，顯示出我們在程序設計方面還有不足之處。

　　在此次實訓的過程中，我了解到了要加強培養(yǎng)動手能力，要明白理論與實踐結(jié)合的重要性，只有理論知識也是不夠的，只有把理論知識和實踐相結(jié)合，才能真正提高我們的實際動手能力與獨立思考的能力。感謝學院給我們提供這次實訓的機會，感謝甕老師對我們的指導，他是為了教會我們?nèi)绾芜\用所學的知識去解決實際的問題，此外，還得出一個結(jié)論：知識必須通過應用才能實現(xiàn)其價值！有些東西以為學會了，但真正到用的時候才發(fā)現(xiàn)是兩回事，所以我認為只有到真正會用的時候才是真的學會了。

　　本次設計過程中得到我們老師的悉心指導。甕老師多次詢問設計進程，并為我們指點迷津，幫助我們理順設計思路，精心點撥。甕老師一絲不茍的作風，嚴謹求實的態(tài)度，踏踏實實的精神，不僅授我以文，并將積極影響我今后的學習和工作。在此誠摯地向甕老師致謝。

　　篇二：EDA心得體會

　　大三時候開始了專業(yè)課的學習，其中EDA就是要學的一門專業(yè)課，課程剛開始的時候，對EDA技術很陌生，也感到很茫然，也非常沒有信心，當接觸到可編程器件的時候，看到大家同樣感到很迷惘。首先，通過對這門課程相關理論的學習，我掌握了EDA的一些基本的的知識，現(xiàn)代電子產(chǎn)品的性能越來越高，復雜度越來越大，更新步伐也越來越快。實現(xiàn)這種進步的主要原因就是微電子技術和電子技術的發(fā)展。前者以微細加工技術為代表，目前已進入超深亞微米階段，可以在幾平方厘米的芯片上集成幾千萬個晶體管；后者的核心就是電子設計自動化EDA（Electronic Design Automatic）技術,由于本門課程是一門硬件學習課程，所以實驗必不可少。通過課程最后實驗，我體會一些VHDL語言相對于其他編程語言的特點。

　　在接觸VHDL語言之前，我已經(jīng)學習了C語言，匯編語言，而相對于這些語言的學習，VHDL 具有明顯的特點。這不僅僅是由于VHDL 作為一種硬件描述語言的學習需要了解較多的數(shù)字邏輯方面的硬件電路知識，包括目標芯片基本結(jié)構(gòu)方面的知識更重要的是由于VHDL 描述的對象始終是客觀的電路系統(tǒng)。由于電路系統(tǒng)內(nèi)部的子系統(tǒng)乃至部分元器件的工作狀態(tài)和工作方式可以是相互獨立、互不相關的，也可以是互為因果的。這表明，在任一時刻，電路系統(tǒng)可以有許多相關和不相關的事件同時并行發(fā)生。因此，任何復雜的程序在一個單CPU 的計算機中的運行，永遠是單向和一維的。因而程序設計者也幾乎只需以一維的思維模式就可以編程和工作了。

　　在學習的過程中，我深深體會到，學習不單單要將理論知識學扎實了，更重要的是實際動手操作能力，學完了課本知識，我并沒有覺得自己有多大的提高，感覺學到的很沒用，我們現(xiàn)在學到的還很少，只是編寫一些簡單的程序。相反的，每次做完實驗之后，都會感覺自己收獲不少，每次都會有問題，因此，我認為在老師今后的教學當中，應當更加注重動手實驗，把理論與實踐很好的結(jié)合起來，才能使同學融會貫通�，F(xiàn)在感覺到對這門課還只有很少的認識，所以希望很認真的續(xù)下去

　　篇三：EDA實訓總結(jié)報告

　　合肥學院電子系 09級電子信息工程,姓名：李金山學號：0905075006 摘要：經(jīng)過兩周的EDA實訓，我也基本掌握了這個軟件的使用方法，也體會到了這款軟件的實用性。我也通過練習，熟練地掌握了一些畫圖技巧，下面我模仿練習的一款時鐘電路，通過繪制及制作時鐘電路，通過繪制時鐘電路的原理圖，制作PCB板，布線等，我也發(fā)現(xiàn)了自己的一些不足，有了更深的體會。一、電路原理圖及元器件庫設計 1.原理圖設計

　　電路原理圖的設計主要是protel 99 se的原理圖設計系統(tǒng)（Advanced Schematic）來繪制一張電路原理圖。在這一過程中，要充分利用protel 99 se所提供的各種原理圖繪圖工具、各種編輯功能，來實現(xiàn)我們的目的，即得到一張正確、精美的電路原理圖。

　　繪制簡單電路原理圖過程:首先，構(gòu)思好零件圖，設計好圖紙大小，設置合適的圖紙大�。蝗缓�，設置protel 99 se/Schematic設計環(huán)境；再者，放置零件，并對放置零件的序號、零件封裝進行定義和設定等工作；然后，將圖紙上的元件用具有電氣意義的導線、符號連接起來，構(gòu)成一個完整的原理圖；然后，根據(jù)需要調(diào)整電路；再者，創(chuàng)建網(wǎng)絡表；最后，加載網(wǎng)絡表。

　　例如如下時鐘電路原理圖：

　　當然，這還不算完整，然后對已經(jīng)完成的電路原理圖，進行電氣規(guī)則測試，找出錯誤原因，并改正。生成網(wǎng)絡表和元器件材料清單。

　　電氣規(guī)則測試：

　　分析檢查報告內(nèi)容，修改錯誤。

　　時鐘電路網(wǎng)絡表

　　2.元器件庫設計

　　在繪制電路原理圖時，難免會遇到元器件庫中沒有的元器件，這時，我們需要用繪圖工具，學會繪制元器件。我在繪制時鐘電路原理圖時，也曾遇到過這種情況，所以這就需要我們自己繪制自己所需的元器件圖。

　　如：

　　我們可以根據(jù)所需建立一個自己的元器件庫，當我們需要時，就可添加進去，直接使用即可。

　　二、 PCB板圖及封裝庫設計

　　用印制電路板編輯器，設置工作層面和電路板畫圖環(huán)境，用Protel 99SE設計印刷電路板過程如下：1.啟動印刷電路板設計服務器；2.規(guī)劃電路板；3. 設置參數(shù)；4裝入元件封裝庫；5..裝入網(wǎng)絡表；6. 元器件布局；7. 自動布線。

　　電路板尺寸規(guī)劃：

　　加載網(wǎng)絡表：

　　當制作電路板時，發(fā)現(xiàn)尺寸不合適時，要加以修正，然后，在進行下一步。調(diào)整之后，自動布線后生成PCB板圖如下：

　　印制電路板3D效果顯示如下：

　　篇四：EDA實訓心得

　　本學期末我們進行了EDA實訓，我們組做的是四路智能搶答器，不過本次實訓與以往最大的不同是在熟練并掌握Verilog硬件描述語言的基礎上，運用Quartus軟件,對其進行波形以及功能的仿真。我們組搶答器的設計要求是：可容納四組參賽者，每組設置一個搶答按鈕供搶答者使用，電路具有第一搶答信號的鑒別和鎖存功能，

　　系統(tǒng)具有計分、倒計時和倒計時鎖存等電路，輸入信號有：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號CLR，系統(tǒng)時鐘信號CLK，計分復位端RST，加分按鈕端ADD，計時預置控制端LDN，計時使能端EN，計時預置數(shù)據(jù)調(diào)整按鈕可以用如TA、TB表示；系統(tǒng)的輸出信號有：四個組搶答成功與否的指示燈控制信號輸出口可用如LEDA、LEDB、LEDC、LEDD表示，四個組搶答時的計時數(shù)碼顯示控制信號若干，搶答成功組別顯示的控制信號若干，各組計分動態(tài)顯示的控制信號若干。整個系統(tǒng)至少有三個主要模塊：搶答鑒別模塊、搶答計時模塊、搶答計分模塊。

　　實訓的第一天我們組三個人就開始對搶答器的各部分源程序進行調(diào)試，由于剛開始對于quartus2軟件用的不是很熟練，所以在第一天幾乎上沒有啥大的進展，一直都在改程序中的錯誤。在不停的重復的編譯、改錯。拿著EDA修改稿、資料書檢查出錯的地方，一邊又一遍的校對分析其中的錯誤。

　　在實訓中我們遇到了很多的問題。為了解決這些問題我和他們

　　兩個都在的想辦法通過各種渠道尋找解決問題的方法。上網(wǎng)查資料、問同學、圖書館查資料、問老師、自己想辦法，其實最有效的方法還是自己去想那樣學到的東西才會更加的深刻記得時間也是最長的，他人的幫助當然是很好的，但只是暫時的要想真正的學到東西還是要靠自己去想辦法。不能一有問題就希望要他人幫忙，一定自己先好好想想實在解決不了的再去問老師找同學。

　　由于在一開始的時候?qū)uartus2軟件的不熟悉耽誤了很多的時間，在接下來的幾天里遇到了不少的問題。剛開始的時候是源程序中的錯誤一直在那改，好不容易幾個模塊中的錯誤都一個個排除了，但當把他們放到一起時問題就又出現(xiàn)了。于是又開始了檢查修改，可是弄了好長時間也沒有弄明白，最后找了一個在實驗室的同學說是頂層文件有問題。于是晚上又找了些關于頂層文件資料還有課本上的例子。最后對步驟已經(jīng)有了很熟練的掌握，很快就完成了程序編譯、仿真、下載到最后的調(diào)試。

　　“紙上談來終覺淺，絕知此事要躬行�！痹谶@短暫的兩周實訓中深深的感覺到了自己要學的東西實在是太多了，自己知道的是多么的有限，由于自身專業(yè)知識的欠缺導致了這次實訓不是進行的很順利，通過這次實訓暴露了我們自身的諸多的不足之處，我們會引以為鑒，在以后的生活中更應該努力的學習。

　　雖然實訓僅僅進行了兩個星期就匆匆的結(jié)束了，但在這兩個星期中收獲還是很多的。實訓的目的是要把學過的東西拿出來用這一個星期的實訓中不僅用了而且對于quartus2軟件的使用也更加的得心應手，這次實訓提高了我們的動手能力、理論聯(lián)系實際的能力、發(fā)現(xiàn)問題分析問題解決問題的能力。實訓只要你認真做了都是對自己能力一次很大的提高。

　　本次設計過程中得到我們老師的悉心指導。甕老師多次詢問設計進程，并為我們指點迷津，幫助我們理順設計思路，精心點撥，時刻在幫助著我們?nèi)ヌ岣咦约�。甕老師一絲不茍的作風，嚴謹求實的態(tài)度，踏踏實實的精神，不僅是我學習的楷模，并將積極影響我今后的學習和工作。在此誠摯地向甕老師致謝。

　　篇五：EDA實訓總結(jié)報告 2

　　經(jīng)過一周的EDA實訓，我也基本掌握了這個軟件的使用方法，也體會到了這款軟件的實用性。我也通過練習，熟練地掌握了一些畫圖技巧，下面我模仿練習的一款時鐘電路，通過繪制及制作時鐘電路，通過繪制時鐘電路的原理圖，制作PCB板，布線等，我也發(fā)現(xiàn)了自己的一些不足，有了更深的體會。一、電路原理圖及元器件庫設計

　　1.原理圖設計

　　繪制簡單電路原理圖過程:首先，構(gòu)思好零件圖，設計好圖紙大小，設置合適的圖紙大小；然后，設置protel 99 se/Schematic設計環(huán)境；再者，放置零件，并對放置零件的序號、零件封裝進行定義和設定等工作；然后，將圖紙上的元件用具有電氣意義的導線、符號連接起來，構(gòu)成一個完整的原理圖；然后，根據(jù)需要調(diào)整電路；再者，創(chuàng)建網(wǎng)絡表；最后，加載網(wǎng)絡表。

　　例如如下時鐘電路原理圖：

　　當然，這還不算完整，然后對已經(jīng)完成的電路原理圖，進行電氣規(guī)則測試，找出錯誤原因，并改正。生成網(wǎng)絡表和元器件材料清單。

　　電氣規(guī)則測試：

　　分析檢查報告內(nèi)容，修改錯誤。

　　時鐘電路網(wǎng)絡表

　　2.元器件庫設計

　　我們可以根據(jù)所需建立一個自己的元器件庫，當我們需要時，就可添加進去，直接使用即可。

　　二、 PCB板圖及封裝庫設計

【EDA實訓心得體會】相關文章：

金工實訓實訓報告05-22

實訓的心得體會11-26

實訓心得體會09-03